Penganalisis logika membantu menunjukkan bagaimana sinyal digital berubah dari waktu ke waktu dan bagaimana garis yang berbeda bekerja bersama. Ini membuat waktu, aktivitas protokol, dan masalah komunikasi lebih mudah dilihat. Artikel ini menjelaskan cara kerja penganalisis logika, cara mengaturnya, cara menangkap dan mempelajari sinyal, dan cara menggunakan alatnya untuk analisis yang jelas dan terperinci.
Ikhtisar Logic Analyzer
Penganalisis logika menangkap sinyal digital cepat dan menunjukkan bagaimana mereka berubah dari waktu ke waktu di banyak saluran. Alih-alih menampilkan bentuk gelombang analog seperti osiloskop, ini berfokus pada pengaturan waktu digital, decoding protokol, dan perilaku beberapa jalur sinyal yang bekerja bersama. Ini membuatnya berguna untuk memeriksa mikrokontroler, sistem tertanam, bus komunikasi, FPGA, dan pengaturan multi-papan.
Penganalisis logika modern menyajikan data melalui diagram waktu, tampilan paket, tampilan status, dan daftar peristiwa. Alat-alat ini memudahkan untuk mengidentifikasi masalah waktu, masalah sinkronisasi, kesalahan protokol, dan konflik logika yang tidak dapat diungkapkan oleh osiloskop.
Dengan pemikiran ini, langkah selanjutnya adalah mempelajari bagaimana penganalisis logika bergerak dari koneksi ke tinjauan sinyal akhir.
Alur Kerja Logic Analyzer
Langkah 1 - Hubungkan
Langkah ini adalah tentang memasang probe dengan benar. Mereka harus ditempatkan pada titik sinyal yang bersih dan stabil, dan kabel ground pendek membantu menjaga pembacaan tetap jelas. Volume penganalisis voltage level harus sesuai dengan level sinyal, seperti 1.2V, 1.8V, 3.3V, atau 5V. Kabel probe juga harus dijauhkan dari jejak daya switching untuk menghindari kebisingan.
Langkah 2 - Pengaturan
Langkah ini membuat penganalisis siap untuk merekam sinyal. Saluran dapat diganti namanya untuk pelacakan yang lebih mudah, dan mode, waktu, atau status yang benar harus dipilih. Laju sampel harus setidaknya 4× hingga 10× lebih tinggi dari frekuensi sinyal. Pemicu perlu diatur untuk menangkap peristiwa utama, dan kedalaman memori harus menyertakan data sebelum dan sesudah pemicu.
Langkah 3 - Tangkap
Selama langkah ini, perekaman dimulai ketika kondisi pemicu tercapai. Data pra-pemicu memberikan konteks yang bermanfaat, dan jendela pengambilan yang lebih panjang memudahkan untuk melihat aktivitas digital penuh. Pemicu bersyarat membantu menangkap sinyal yang hanya muncul sesekali.
Langkah 4 - Analisis
Langkah ini mengubah data yang diambil menjadi informasi yang jelas. Waktu dapat diperiksa dengan kursor dan penggaris, dan penganalisis dapat memecahkan kode protokol seperti I²C, SPI, UART, dan CAN. Alat pencarian dan bookmark memudahkan untuk menemukan peristiwa dasar dalam data.
Dengan hasil ini, menjadi lebih jelas saluran dan laju sampel mana yang paling berhasil.
Jumlah Saluran Logic Analyzer dan Pemilihan Sample Rate
Jumlah Saluran yang Direkomendasikan
• UART, I²C, SPI: 2–6 saluran
• Bus MCU: 8–24 saluran
• Sistem memori paralel: 16–64+ saluran
• FPGA atau desain digital padat: 32–136 saluran
Pemilihan Laju Sampel
| Protokol | Frekuensi Khas | Contoh Tingkat yang Disarankan | Tujuan |
|---|---|---|---|
| UART | 9,6–115 kbps | 1–5 MS/dtk | Menjaga tepi waktu tetap jelas |
| I²C | 100 kHz–3,4 MHz | 10–20× kecepatan bus | Menampilkan peregangan jam dan perubahan waktu |
| SPI | 1–50 MHz | ≥200 MS/dtk | Menangani transisi sinyal cepat |
| BISA | 500 kbps–1 Mbps | 10–20 MS/dtk | Mempertahankan waktu bit yang akurat |
| Bus paralel | Bervariasi | ≥4× tingkat tepi tertinggi | Menjaga hubungan waktu tetap selaras |
Jenis Pemicu dalam Logic Analyzer
Pemicu Tepi
Pemicu tepi bereaksi terhadap transisi naik atau turun dalam sinyal digital. Ini membantu penganalisis logika menangkap aktivitas tepat ketika sinyal beralih status.
Pemicu Pola
Pemicu pola mengawasi kondisi bit tertentu di beberapa saluran. Ini memungkinkan penganalisis logika mulai merekam ketika sinyal cocok dengan pola yang ditetapkan.
Pemicu Berurutan
Pemicu berurutan mengikuti serangkaian peristiwa secara berurutan. Ini memungkinkan penganalisis logika untuk menangkap aktivitas hanya ketika satu peristiwa terjadi setelah peristiwa lainnya.
Pemicu Durasi
Pemicu durasi memeriksa berapa lama sinyal tetap tinggi atau rendah. Ini membantu penganalisis logika mendeteksi pulsa yang lebih pendek atau lebih panjang dari yang diharapkan.
Setelah pemicu menangkap data yang tepat, decoding protokol membantu menjelaskan apa arti data tersebut.
Decoding Protokol dan Analisis Tingkat Tinggi dalam Logic Analyzer
Dekoder Protokol Menyediakan
• Rekonstruksi bingkai
• Interpretasi alamat dan perintah
• Ekstraksi data
• CRC atau bendera kesalahan paritas
• Log yang dapat dibaca manusia
Protokol yang Didukung
• I²C, SPI
• UART
• CAN, LIN
• USB LS/FS
• 1-Kawat, UKM, I³C
• JTAG, SWD
• Bus paralel
Menyelidiki dan Membumikan untuk Logic Analyzer
Langkah Pemeriksaan yang Efektif
• Gunakan kabel ground pendek
• Hindari kabel jumper untuk sinyal di atas 5–10 MHz
• Gunakan klip probe berkualitas tinggi
• Jaga agar kabel probe tetap pendek
• Jauhi area yang bising, seperti mengganti regulator
Kesalahan Umum
• Lahan terapung
• Kabel induktif panjang
• Klip longgar atau titik solder yang berantakan
• Polaritas yang salah pada saluran
• Pemeriksaan sinyal diferensial yang salah
Integritas Sinyal Logic Analyzer
Efek Pemuatan Probe
Pemuatan probe dapat mengubah bentuk sinyal digital, yang membuat penganalisis logika menafsirkan data dengan tidak benar. Ini dapat memperlambat waktu naik turun, membulatkan tepi, menyebabkan pulsa menghilang, membuat transisi palsu, dan menyebabkan kegagalan dekode. Perubahan ini memengaruhi tampilan sinyal dan seberapa baik sinyal dapat ditangkap.
Gejala Umum
Ketika integritas sinyal buruk, penganalisis logika dapat menampilkan masalah yang tidak muncul pada osiloskop. Gejala-gejala ini termasuk gangguan yang hanya muncul pada penganalisis, kesalahan protokol acak, ketidakcocokan waktu, dan sinyal hantu sesekali. Tanda-tanda ini menunjukkan bahwa pengaturan probing atau jalur sinyal terpengaruh.
Cara Memverifikasi Masalah
• Bandingkan sinyal dengan osiloskop
• Persingkat kabel prospek
• Kurangi laju sampel sedikit untuk mengekspos aliasing
• Probe lebih dekat ke sumber sinyal
Menggunakan Beberapa Alat dengan Penganalisis Logika
Osiloskop
Osiloskop menunjukkan bentuk sinyal, termasuk dering, kebisingan, dan perubahan tegangan. Ini membantu memeriksa kualitas listrik dari apa yang ditangkap oleh penganalisis logika.
Penganalisis Logika
Penganalisis logika berfokus pada waktu. Ini menunjukkan kapan sinyal berubah, bagaimana saluran berhubungan satu sama lain, dan apakah komunikasi digital tetap sinkron.
Log Firmware
Log firmware mengungkapkan apa yang dilakukan CPU selama eksekusi kode. Mereka membantu menghubungkan aktivitas sinyal dari penganalisis logika ke apa yang coba dilakukan sistem.
Manfaat Menggabungkan Alat
Menggunakan alat ini bersama-sama membuatnya lebih mudah untuk memahami gambaran lengkap. Osiloskop menunjukkan bentuk gelombang, penganalisis logika menunjukkan waktu, dan log firmware menunjukkan perilaku sistem, membantu menemukan akar penyebab dengan lebih cepat.
Aplikasi Penganalisis Logika Tingkat Lanjut
Analisis Bus Internal FPGA
Penganalisis logika membantu membaca dan memeriksa waktu sinyal yang berjalan di antara blok FPGA internal, menunjukkan bagaimana data bergerak di dalam chip.
DDR dan Pemantauan Memori Paralel
Ini melacak garis memori cepat dan menunjukkan apakah alamat, data, dan sinyal kontrol sejajar dengan benar selama setiap siklus memori.
Debugging JTAG dan SWD
Ini mengawasi pola digital pada jalur JTAG atau SWD sehingga Anda dapat mengikuti peristiwa reset, langkah instruksi, dan komunikasi chip.
Sinyal CAN, LIN, dan FlexRay
Ini menangkap sinyal bus otomotif dan meletakkan setiap bingkai sehingga waktu dan aliran data jelas.
Komunikasi Multi-Papan
Ini menunjukkan bagaimana papan berbicara satu sama lain dengan merekam baris digital bersama dan memeriksa apakah pesan tiba pada waktu yang tepat.
Penggunaan ini sering menyebabkan masalah sinyal umum yang dapat dibantu oleh penganalisis.
Solusi Logic Analyzer untuk Masalah Sinyal Umum
| Masalah | Apa yang Menyebabkannya | Perbaikan Logic Analyzer |
|---|---|---|
| Kesalahan I²C NACK | Alamat perangkat yang salah, pull-up lemah atau hilang, ketidakcocokan tegangan | Tangkap ALAMAT → MULAI → ACK, periksa waktu naik SCL/SDA, konfirmasikan nilai pull-up (2.2k–10k) |
| Ketidaksejajaran Bit SPI | Pergeseran bit, pengaturan jam yang salah | Periksa CPOL/CPHA, ukur waktu antara SCK dan MOSI, dan pastikan CS tetap rendah selama transfer |
| Pembingkaian UART atau Masalah Paritas | Kecepatan baud yang tidak cocok, penurunan sinyal, waktu yang buruk | Cocokkan baud rate, persingkat jarak kabel, tingkatkan bit stop, periksa tepi bentuk gelombang |
Spesifikasi Logic Analyzer yang Harus Anda Ketahui
| Fitur | Apa Artinya | Spesifikasi Sederhana dan Jelas |
|---|---|---|
| Saluran | Lebih banyak saluran memungkinkan Logic Analyzer menonton beberapa saluran digital secara bersamaan. | 16–32 untuk mikrokontroler, 64+ untuk sistem yang lebih besar |
| Tingkat sampel | Rasio sampel yang lebih tinggi membantu Logic Analyzer menangkap tepi cepat tanpa melewatkan detail. | 200 MS/s untuk bus umum, 1 GS/s untuk jalur berkecepatan tinggi |
| Kedalaman Memori | Lebih banyak memori menyimpan rekaman yang lebih lama, sehingga sinyal dapat ditinjau tanpa celah. | 128 MB atau lebih |
| Rentang Tegangan | Level input yang dapat disesuaikan menjaga penganalisis tetap aman dan kompatibel dengan level logika yang berbeda. | 1.2–5.0 V dapat disesuaikan |
| Dekoder Protokol | Dekoder bawaan mengubah sinyal mentah menjadi data yang dapat dibaca, membuat debugging lebih lancar. | I²C, SPI, dan UART minimal |
| Probe | Probe yang baik mengurangi distorsi sinyal dan menjaga bentuk gelombang tetap bersih. | Probe kapasitansi rendah |
| Perangkat lunak | Alat perangkat lunak yang bermanfaat membuat peninjauan pengambilan lebih cepat dan lebih terorganisir. | Dukungan pencarian, bookmark, dan skrip |
| API Otomatisasi | API memungkinkan penganalisis dikontrol oleh skrip untuk pengujian yang dapat diulang. | Akses Python atau CLI |
Kesimpulan
Penganalisis logika membuat aktivitas digital lebih mudah dipahami dengan menunjukkan pengaturan waktu, aliran sinyal, dan detail protokol. Dengan pemeriksaan yang tepat, laju sampel yang benar, dan pengaturan pemicu yang tepat, data yang diambil menjadi jelas dan dapat diandalkan. Ketika dikombinasikan dengan alat lain, ini juga membantu mengonfirmasi kualitas sinyal dan mengungkapkan masalah yang memengaruhi komunikasi, waktu, dan perilaku sistem.
Pertanyaan yang Sering Diajukan [FAQ]
Bisakah penganalisis logika mengukur tegangan analog?
Tidak. Penganalisis logika hanya membaca tinggi dan terendah digital. Itu tidak dapat menunjukkan tingkat tegangan atau bentuk gelombang.
Apa itu penganalisis logika internal?
Ini adalah penganalisis logika yang dibangun di dalam perangkat seperti FPGA. Ini menangkap sinyal internal yang tidak dapat diselidiki dari luar.
Seberapa besar file pengambilan penganalisis logika?
File tangkap dapat mencapai ratusan megabyte ketika banyak saluran dan kecepatan sampel tinggi digunakan.
Bisakah penganalisis logika merekam terus menerus untuk waktu yang lama?
Ya. Beberapa model mendukung mode streaming, yang mengirimkan data ke komputer untuk perekaman jangka panjang.
Bagaimana penganalisis logika menangani tingkat tegangan yang berbeda?
Saluran harus sesuai dengan volume sinyaltage. Jika tidak, level shifter atau adaptor diperlukan untuk mencegah kerusakan.
Format apa yang dapat diekspor ke data penganalisis logika?
Format umum termasuk CSV untuk data mentah, VCD untuk penampil bentuk gelombang, dan file proyek vendor untuk pengaturan dan dekode yang disimpan.